🐦 推特Dan NystedtCodex · 实盘不做把握 5/10
北京时间·🕒 发布 08:59:26时区推断·⟳ 抓取 08:59:26·⚡ 决策 07-24 09:01:10 +1m44s·95.2 天前
AMD新一代Venice与MI455X据报采用台积电2nm、SoIC与CoWoS-L封装，部分CoW订单可能外包日月光
事件确认AMD下一代AI GPU/服务器CPU继续深度绑定台积电2nm、SoIC与CoWoS-L先进封装，方向上利好台积电先进制程与封装产能利用。
📄 原文Dan Nystedt@dnystedt↗ 原文
AMD’s new Venice processor and Instinct MI455X GPU are both in production at TSMC on 2nm, media report, adding AMD plan…
不做 日月光控股（ASX.US）
CoW订单外溢是本条最有边际的信息，但仅为媒体转述，未披露金额、份额或公司确认，无法证明短线业绩弹性，盘后不做。
不做 台积电（TSM.US）
台积电受益方向明确但市值巨大，Venice 2nm与CoWoS-L合作此前已有官方披露，本条没有新增订单或capex上修，不做。
不做 AMD（AMD.US）
MI455X和Venice路线图属于大会预期内信息，缺少新增客户订单、收入指引或相对市值足够大的 surprise，盘后不追。
展开详情(成交明细 / 研究档案 / 原文全文 / 决策记录链)
研究档案
消息传播链
- AMD已在5月官方确认Venice在台积电2nm量产，并提到未来使用SoIC与CoWoS-L，说明本条中Venice/台积电2nm不是全新信息。
- 科技媒体在AMD Advancing AI 2026后披露MI455X采用TSMC 2N、N3P、CoWoS-L与HBM4，核心规格已公开传播。
- 该帖汇总媒体报道并补充CoWoS-L紧张下部分CoW订单可能由日月光承接，是本次最有边际的信息点但仍非一手确认。
- 中文科技媒体继续传播MI455X 2nm、3200亿晶体管、CoWoS-L与HBM4信息，显示核心产品信息已进入较高扩散阶段。
关键理由
- 事件确认AMD下一代AI GPU/服务器CPU继续深度绑定台积电2nm、SoIC与CoWoS-L先进封装，方向上利好台积电先进制程与封装产能利用。
- 对日月光控股（ASX.US）的边际点在于CoWoS-L紧张导致部分CoW订单外溢，但原文未给订单金额、份额或量产节奏，难以量化短线利润弹性。
- AMD Advancing AI 2026前后已有多家媒体披露MI455X、Venice、2nm、HBM4与CoWoS-L信息，本条更像产业链规格补充，不是低扩散的新增订单催化。
主要风险
- AMD、台积电均为超大市值主标的，未披露新增订单金额或capex上修，短线重定价弹性不足。
- 日月光受益链条仍依赖媒体转述的外包推断，若后续未获公司或客户侧确认，CoW订单外溢可能只是产能调度而非实质业绩增量。
反向证据
- 做多前查反向 · 来源 web · 日期 2026-07-23 · 影响 weakens
核心产品规格已有大会和媒体披露，新增订单量级不明，削弱追多AMD、台积电或日月光的短线edge。
检索:AMD MI455X CoWoS-L SoIC TSMC ASE orders media report 原文 ↗ - 做多前查反向 · 来源 web · 日期 2026-05-20 · 影响 weakens
Venice 2nm量产及AMD与台积电先进封装合作已由AMD在5月披露，说明这部分并非7月24日新鲜催化。
检索:AMD Venice TSMC 2nm SoIC CoWoS-L official AMD May 2026 原文 ↗
原文全文
展开原文 · 753 字
AMD’s new Venice processor and Instinct MI455X GPU are both in production at TSMC on 2nm, media report, adding AMD plans to have TSMC Arizona produce Venice as well (when fab ready). Both chips will use CoWoS-L advanced packaging.
Since CoWoS-L capacity remains tight, some orders for CoW to be done by ASE instead.
AMD’s MI455X and subsequent AI accelerator chips will use SoIC packaging (for 3D hybrid bonding), which SoIC capacity seen hitting 15,000-20,000 wafers per month by end-2026.
The MI455X uses SoIC to stack compute dies on top of 3nm Fabric and Cache dies (FCDs) before using CoWoS-L to connect them to HBM4 memory.
SoIC: System on Integrated Chips
CoWoS-L: Chip on Wafer on Substrate-LSI (Local Silicon Interconnect) $AMD $TSM $ASX
Since CoWoS-L capacity remains tight, some orders for CoW to be done by ASE instead.
AMD’s MI455X and subsequent AI accelerator chips will use SoIC packaging (for 3D hybrid bonding), which SoIC capacity seen hitting 15,000-20,000 wafers per month by end-2026.
The MI455X uses SoIC to stack compute dies on top of 3nm Fabric and Cache dies (FCDs) before using CoWoS-L to connect them to HBM4 memory.
SoIC: System on Integrated Chips
CoWoS-L: Chip on Wafer on Substrate-LSI (Local Silicon Interconnect) $AMD $TSM $ASX
决策记录链 · 只追加
每次领取产生一条记录,重新决策追加一条并以 supersedes 指向被替代的记录(ADR 0014)。
这条决策早于决策账本(2026-10-08 起逐条追加),没有追加记录。