日月光宣稱擴展 PowerSiP 平台、推出 3D SiP 垂直整合 VRM 供電方案，但無客戶、訂單與收入增量

日月光半導體宣布 PowerSiP 平台推出 3D 系統級封裝（SiP）解決方案，可實現垂直整合的電壓調節模組（VRM），有效提升 AI 資料中心與高效能運算的系統效率。結合經認證的封裝技術與子模組工具箱，3D SiP 可實現用於將電源由 PCB 垂直傳輸至晶片的微型化、高度整合且輕薄的 VRM。透過將電壓調節功能更貼近處理器，可將寄生佈線損耗（parasitic routing loss）降低 50%以上，有助於在 AI 運算功耗需求持續攀升之際，提升整體系統效率。
隨著 AI 處理器效能持續提升，其能源需求也大幅增加，使得高效電力傳輸成為關鍵的系統層級挑戰。現今高效能 AI 系統單晶片（SoC）功耗已突破千瓦等級，且在亞伏特（sub-volt）電壓下的峰值電流需求超過 1,000 安培。在如此高的電流下，傳統橫向架構在電力通過 PCB、封裝基板以及互連結構到達處理器的過程中，可能產生嚴重的佈線損耗。因此，縮短電壓調節與處理器之間的距離已成為將損失最小化並提高整體系統效率的關鍵。
日月光 PowerSiP 垂直整合工具箱包含：夾在無核基板（coreless substrate）之間的雙面連接電容；具備外露端子，適用於嵌入式基板或 PCB 解決方案的無基板且無焊料電容陣列模組（cap array modules）；可降低封裝阻抗的高縱橫比 (4:1) 銅柱（copper pin）整合技術；以及採用單面或雙面模塑的高密度主動與被動元件整合技術。這些技術可解決在空間受限的運算托盤（compute trays）中，將電壓調節模組配置於 PCB 背面時所面臨的密度與厚度限制。
日月光集團研發副總張欣晴表示，能源效率已然成為次世代 AI 系統的關鍵挑戰。透過縮短大電流（high-current）傳輸路徑，我們的垂直整合 PowerSiP 解決方案可減少 50% 以上的寄生佈線損耗，直接轉化為系統層面顯著的節電效益。
日月光集團研發副總洪志斌指出，AI 系統對於 PCB 至晶片電源傳輸的高規格需求，使得最終階段的電壓調節日益重要。PowerSiP 匯聚了先進封裝與整合技術，讓緊湊且高密度的電壓調節模組能夠直接配置於處理器正下方，滿足次世代 AI 系統對於空間與效能的嚴苛要求。
日月光執行副總 Yin Chang 表示，隨著 AI 基礎設施的運算架構日益異質化與模組化，系統層級能源效率已躍升為關鍵決勝點。PowerSiP 的推出，正是日月光以封裝創新解決系統級供電挑戰的最佳例證。我們具備完整認證的先進封裝技術，賦予客戶高彈性的技術工具，藉此建構出精巧且高度整合的電壓調節模組（VRM），完美垂直整合於 AI 資料中心與高效能運算的次世代 GPU、TPU 及客製化 ASIC 架構中。
展望未來，日月光將持續以 PowerSiP™ 平台深化垂直整合供電解決方案，協助客戶在次世代 AI 系統的高電流、高功耗與空間限制下，實現高效低損的電力傳輸架構。
(首圖來源：日月光提供)