SK海力士与三星前瞻内存互连路线被台媒综述，未形成可交易新增订单或量产催化

SK 海力士與全球研究團隊 8 月 19 日在《Nature Electronics》發表「高效能運算與 AI 應用的共封裝光學技術」（Co-packaged optics for high-performance computing and artificial intelligence）研究，提出共封裝光學（CPO）與光學運算互連在高效能運算（HPC）及 AI 基礎設施的技術路線，涵蓋 2D、2.5D 中介層整合及 3D 異質堆疊。論文將光互連由交換器擴展至記憶體介面，提出「光子中介層連接處理器與記憶體」的架構，使多顆 AI 加速器共享大型記憶體池，提升大規模 AI 系統的資料傳輸效率與擴充性。
研究提出下一代AI基礎設施的技術目標，包括單點頻寬超過100Tb/s、傳輸耗能低於1pJ/bit，以及晶片間延遲低於10ns。上述數值為研究提出的技術願景，並非SK 海力士現有產品規格或量產時程，CPO與光學運算互連要成為AI基礎設施的主流技術，仍須克服散熱、製造與標準化等門檻，目前均處於實驗室驗證階段。
三星於同期技術論壇提出zHBM概念，將HBM由傳統水平配置朝3D垂直整合發展，將記憶體直接堆疊於AI加速器上方，縮短兩者間的資料傳輸距離。兩家廠商雖採取不同技術路徑，但兩者所處理的問題皆指向降低處理器與記憶體之間的資料搬移成本，反映後續在AI運算效能提升後，處理器與記憶體之間的資料傳輸效率將成為影響系統效能的關鍵因素。
CPO目前的商業化中心仍集中高速交換器端。當交換器頻寬提升至800G、1.6T以上後，運算晶片與外部光模組之間的高速電氣連結面臨通道訊號損耗、電氣互連功耗，以及I/O封裝等限制。CPO藉由將光引擎貼近運算晶片，縮短高速電氣傳輸距離。
除交換器外，AI叢集規模擴大，運算晶片與記憶體，以及不同運算晶片之間的資料交換成為新互連需求。AI加速器運算能力提升後，HBM頻寬亦持續增加，處理器與記憶體之間需要傳輸的資料量同步上升。若這些資料交換仍依賴高速電氣互連，功耗與傳輸延遲將成為影響AI系統效能的重要因素。
SK 海力士將此現象定義為AI系統的「Bandwidth Wall」（頻寬牆），並據此將CPO納入運算與記憶體架構。從應用位置來看，CPO可分為三個主要方向。
▲ CPO三大發展方向比較。（Source：拓墣產業研究院整理，2026.9）
SK 海力士目前的AI業務核心仍是HBM，此次研究可視為經Memory CPO探索AI運算核心系統架構的布局；而三星同時間提出的zHBM，則是相同問題的另一種解決方案。三星從封裝架構切入，以3D垂直整合縮短XPU與HBM之間的實體資料路徑；SK 海力士從互連方式切入，以光子中介層探索XPU與Memory Pool間的高速傳輸。兩家廠商雖採取不同技術路線，但共同指向處理器與記憶體之間的資料傳輸效率，並嘗試降低大量資料搬移的功耗與延遲成本。
這意味未來HBM競爭將不只比拚規格，先進封裝、光電整合及處理器與記憶體的共同設計也將成為關鍵能力，記憶體廠也因此有機會由單純的記憶體元件供應商，向系統級解決方案供應商延伸；若Memory CPO進入實際應用，記憶體廠更有機會參與AI系統層級的互連設計。
然而，短期不宜過度解讀上述技術對HBM市場的直接影響。目前HBM競爭仍以產品規格最佳化為主，Memory CPO與zHBM較偏下代AI架構的前瞻布局。後續可持續觀察相關廠商能否將相關技術落實至實際產品與客戶合作，以及系統核心供應鏈（如AI加速器、先進封裝、光互連等）的實際參與深度。
（首圖來源：shutterstock）